(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-92723 (P2001-92723A)

(43)公開日 平成13年4月6日(2001.4.6)

(51) Int.Cl. ⁷		識別記号	FΙ			テーマニ	- *(参考)
G06F	12/16	3 2 0	G06F 1	2/16	320	A 5	B001
		3 4 0			340	S 5	B018
	11/10	330	1	1/10	3301	K 5	B 0 2 5
G11C	16/06		G11C 1	7/00	639	С	
			審査請求	未請求	請求項の数4	OL	(全 9 頁)
(21)出願番号		特願平11-266654	(71) 出顧人	000005108 株式会社日立製作所			
(22)出顧日		平成11年9月21日(1999.9.21)	(71) 出顧人	東京都千代田区神田駿河台四丁目6番地 000233550 株式会社日立サイエンスシステムズ 茨城県ひたちなか市大宇市毛1040番地			
			(72)発明者	管谷 ネ 茨城県で		字市毛8	82番地 株

(74)代理人 100075096

最終頁に続く

(54) 【発明の名称】 ECC制御回路及びそれを有するメモリシステム


(57)【要約】

【課題】本発明は、不揮発性メモリの消去領域からの読み出し時にECCエラー報告を起こさずに、不揮発性メモリの信頼性を向上させ得るECC制御回路及びそれを用いたメモリシステムを提供することを目的とする。

【解決手段】本発明のECC制御回路5は、CPUよりデータ用不揮発性メモリ76へ書き込まれるデータからECC検出用チェックビットを生成するチェックビット生成回路52と、チェックビット用不揮発性メモリ7より読み出されたチェックビットをデコードするデコーダ57と、チェックビット生成回路からのチェックビットの少なくとも一部をビット反転する第1のビット反転回路59と、チェックビット用不揮発性メモリ7から読み出されたチェックビットの少なくとも一部をビット反転する第2のビット反転回路61から構成される。

図 3

弁理士 作田 康夫



【特許請求の範囲】

【請求項1】CPUよりデータ用不揮発性メモリへ書き 込まれるデータからECC検出用チェックビットを生成 するチェックビット生成回路と、チェックビット用不揮 発性メモリより読み出されたチェックビットをデコード するデコーダを有し、データの誤り訂正を実行するEC C制御回路において、

前記チェックビット生成回路からのチェックビットの少 なくとも一部をビット反転する第1のビット反転回路

前記チェックビット用不揮発性メモリから読み出された チェックビットの少なくとも一部をビット反転する第2 のビット反転回路を設けたことを特徴とするECC制御 回路。

【請求項2】請求項1において、前記第1のビット反転 回路は、前記データ不揮発性メモリ消去後の初期値に対 して生成されるチェックビットが前記チェックビット用 不揮発性メモリ消去後の初期値と等しくなるよう前記チ ェックビット生成回路からのチェックビットの少なくと も一部をビット反転することを特徴とするECC制御回 20 路。

【請求項3】請求項2において、前記第2のビット反転 回路は、前記チェックビット用不揮発性メモリから読み 出されたチェックビットのうち、前記第1のビット反転 回路にてビット反転されるチェックビットと等しい位置 のビットを反転することを特徴とするECC制御回路。

【請求項4】 CPU、CPUからのデータが書き込まれ るデータ用不揮発性メモリと、前記データ用不揮発性メ モリに記憶されたデータの誤り検出を行うためのチェッ クビットを記憶するチェックビット用不揮発性メモリ と、前記CPUからのデータに基づき前記記憶されたデ ータの誤り訂正行うためのチェックビットを生成し当該 チェックビットに基づいてデータ誤り訂正を実行するE CC制御回路を有するメモリシステムにおいて、

前記ECC制御回路は、前記データ不揮発性メモリ消去 後の初期値に対して生成されたチェックビットが前記チ エックビット用不揮発性メモリ消去後の初期値と等しく なるよう前記生成されたチェックビットの少なくとも一 部をビット反転するビット反転回路を備えたことを特徴 とするメモリシステム。 40

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、書き込み前に電気 的消去が必要な不揮発性メモリのデータ高信頼化を図る 技術に関する。

[0002]

【従来の技術】書き込み前に電気的な消去が必要な不揮 発性メモリにはEEPROMやフラッシュメモリが有 り、コンピュータシステムにおいてパラメータやプログ

いる。これらの不揮発性メモリの記憶セルでは酸化膜を 通してMOSトランジスタのフローティングゲートへの 電荷の注入、引き抜きを行うことにより書き込み・消去 を行うため、書き込みの回数が増えると記憶セルの酸化 膜が劣化し、保持データの信頼性が低下する。

【0003】従来の方式では、不揮発性メモリの高信頼 化のために、ECC (Error Checking and Correcting feature)機構が用いられていた。ECC機構では、拡張 ハミングコードを用いてデータビットよりチェックビッ トを生成し、データビットとチェックビットを不揮発性 メモリに書き込み、読み出し時には不揮発性メモリから 読み出したデータビットとチェックビットよりシンドロ ームを生成し、このシンドロームより1ビットの誤り訂 正及び2ビットの誤り検出を行う。

[0004]

【発明が解決しようとする課題】EEPROMやフラッ シュメモリなどの不揮発性メモリは書き込み前に電気的 に消去を行う必要が有る。不揮発性メモリでは、消去を 行った領域は初期値をとる(ビット値1又は0)。消去 はデータ格納用の不揮発性メモリとチェックビット格納 用不揮発性メモリに対して同時に行う。通常、拡張ハミ ングコードでは、オール1又はオール0データに対する チェックビットはオール1またはオール0ではない。そ のため、消去を行った領域にアクセスすると、ECCの エラーが検出される。

【0005】従来の方式では、電源投入後などは不揮発 性メモリの消去を行った領域がどこであるか解らないた め、ソフトウェアによりECCのエラー報告をマスクし て不揮発性メモリにアクセスしていき、消去した領域の 位置を確認した後に、ECCエラー報告のマスクを解除 していた。

【0006】しかしながら、従来の方式では、ECCエ ラー報告マスク時は、消去領域からの読み出し以外の真 のECCエラー発生を見逃すと共に、ECCエラーのマ スクとその解除のためにソフトウェアのオーバヘッドが 生じるという問題があった。本発明の目的は、不揮発性 メモリの消去領域からの読み出し時にECCエラー報告 を起こさずに、不揮発性メモリの信頼性を向上させ得る ECC制御回路及びそれを用いたメモリシステムを提供 することにある。

[0007]

【課題を解決するための手段】本発明は、CPUよりデ ータ用不揮発性メモリへ書き込まれるデータからECC検 出用チェックビットを生成するチェックビット生成回路 と、チェックビット用不揮発性メモリより読み出された チェックビットをデコードするデコーダを有し、データ の誤り訂正を実行するECC制御回路において、前記チ エックピット生成回路からのチェックビットの少なくと も一部をビット反転する第1のビット反転回路と、前記 ラムの格納,外部記憶装置の記憶媒体として使用されて 50 チェックビット用不揮発性メモリから読み出されたチェ

3

ックビットの少なくとも一部をビット反転する第2のビット反転回路を設けたことを特徴とする。

【0008】好ましくは、前記第1のビット反転回路は、前記データ不揮発性メモリへの書き込み前に行われる電気的消去後の初期値に対して生成されるチェックビットが、前記チェックビット用不揮発性メモリ消去後の初期値と等しくなるよう前記チェックビット生成回路からのチェックビットをビット反転する。

【0009】また、更に本発明では、CPU、CPUからのデータが書き込まれるデータ用不揮発性メモリと、10前記データ用不揮発性メモリと、10前記データ用不揮発性メモリに記憶されたデータの誤り検出を行うためのチェックビットを記憶するチェックビット用不揮発性メモリと、前記CPUからのデータに基づき前記記憶されたデータの誤り訂正行うためのチェックビットを生成し当該チェックビットに基づいてデータ誤り訂正を実行するECC制御回路を有するメモリシステムにおいて、特に、前記ECC制御回路内に、前記データ不揮発性メモリ消去後の初期値に対して生成されたチェックビットが前記チェックビット用不揮発性メモリ消去後の初期値と等しくなるよう前記生成されたチェッ20クビットの少なくとも一部をビット反転するビット反転

[0010]

【発明の実施の形態】以下、図面を用いて本発明の実施 形態を説明する。書き込み前に電気的な消去が必要な不 揮発性メモリはフラッシュメモリとし、フラッシュメモ リの記憶セルの消去後の初期値は1、データバス幅は3 2ビット、データ32ビットに対し生成される、ECC のチェックビットは7ビットとする。

【0011】図1は、本発明の一実施例であるECC制30 御回路を用いたメモリシステムの構成図である。制御回 路2は、CPU1のアドレスバス8、データバス9、C PU制御線10の値やCPU1からの設定値をもとに制 御線11により、CPU1からROM3, RAM4, フ ラッシュメモリへのアクセスが行われる際にそれらのデ バイスと、ECC制御回路5を制御する。ROM3はプ ログラム格納、RAM4はプログラムのワーク領域等に 使用される。フラッシュメモリはデータ用フラッシュメ モリ6とチェックビット用フラッシュメモリ7とからな る。本実施例では、データバス幅を32ビット、それに40 対するECCチェックビットを7ビットとするため、デ ータ用フラッシュメモリ6は少なくとも4個の8ビット データ幅のフラッシュメモリ, チェックビット用フラッ シュメモリ7は1個の8ビットデータ幅のフラッシュメ モリから構成される。ECC制御回路5はフラッシュメ モリに対するECC機構を実現する。書き込み時は、拡 張ハミングコードを用いてデータバス9上のデータより チェックピットを生成し、データとチェックビットをそ れぞれ、フラッシュメモリデータバス12, フラッシュ メモリチェックビットパス13を介してデータ用フラッ 50 4

シュメモリ6, チェックビット用フラッシュメモリ7に 書き込む。読み出し時には、フラッシュメモリデータバス12, フラッシュメモリチェックビットバス13を介してデータ用フラッシュメモリ6, チェックビット用フラッシュメモリ7から読み出したデータとチェックビットルよりシンドロームを生成し、このシンドロームより1ビットの誤り訂正及び2ビットの誤り検出を行う。14はECCエラー報告線であり、フラッシュメモリ読み出し時にECCのエラーが発生した場合、ECC制御回路5からCPU1に報告を行うために使用する。

【0012】図2は従来のECC制御回路構成図であ る。データ誤り訂正方向切り替え回路51は、読み出し 時と書き込み時のデータバス9とフラッシュメモリデー タバス12との間のデータの流れの制御、および読み出 し時にECCシンドロームデコーダ57から訂正ビット 情報バス58を介して送られる訂正ピット情報をもとに フラッシュメモリデータバス12を介してデータ用フラ ッシュメモリ6から読み出されたデータの訂正を行いデ ータバス9への送出を行う。52はチェックビット生成 回路である。フラッシュメモリデータバス12上の32 ビットデータに対し拡張ハミングコードをもとにチェッ クビット7ビットを生成し、チェックビットバス53に 送出する。チェックビットバス53のビット0~6~は チェックビットを、ビット7へはフラッシュメモリデー タバス12のビット7のデータをそのまま送出する。書 き込みデータ切り替え回路54は、フラッシュメモリチ エックビットバス13を介してチェックビット用フラッ シュメモリ7に書き込むデータの切り替えを行う。フラ ッシュメモリの書き込みや消去を行う場合、フラッシュ メモリに対して、書き込みや消去のコマンドが書き込ま れる。書き込みデータ切り替え回路54はチェックビッ ト用フラッシュメモリ7への書き込みデータの切り替え を行い、コマンド書き込み時はフラッシュメモリデータ バス12のビット0~7を、データの書き込み時はチェ ックビットバス53上のチェックビットをフラッシュメ モリチェックビットバス13へ送る。シンドローム生成 回路55は、フラッシュメモリデータバス12を介して データ用フラッシュメモリ6から読み出されたデータに 対しチェックビット生成回路52により生成されたチェ ックビットと、フラッシュメモリチェックビットバス1 3を介して、チェックビット用フラッシュメモリ7から 読み出したチェックビットのビット毎の排他的論理和を とりシンドロームを生成し、シンドロームパス56に送 出する。シンドロームデコーダ57は、シンドロームバ ス56上のシンドロームをデコードし、32ビットの訂 正ピット情報を訂正ピット情報バス58へ送出する。ま た、シンドロームをもとにECCエラーの有無の判定を 行い、エラー発生時は、ECCエラー報告線14により CPU1に報告する。

【0013】図3は、本発明の一実施例であるECC制

御回路の構成図である。図2の従来の方式に対し、2つのビット反転回路59,61が追加されている。第1のビット反転回路59はデータ用フラッシュメモリ6消去後の初期値 "\$FFFFFFF"に対して生成されるチェックビットがチェックビット用フラッシュメモリ消去後の初期値と同じになるようにビット反転を行う。チェックビットがス53上のチェックビットのビット反転を行い、反転の路61は第1のビット反転回路59と同じビットの反転を行う。フラッシュメモリチェックビット所フラッシュメモリアから読み出したチェックビットのビット反転を行い、反転フラッシュメモリチェックビットがス62に送出する。

【0014】図4は、フラッシュメモリへの書き込み時のメモリシステムの動作説明図である。コマンド書き込み, データ書き込み時とも同じ構成になる。CPU1によりアドレスバス8上にアクセスアドレス, データバス9上にコマンド, 書き込みデータが送出される。コマンド書き込み時は、ECC制御回路5はデータバス12, 20フラッシュメモリチェックビットバス13上に送出する。データ書き込み時は、ECC制御回路5はデータバス20フラッシュメモリチェックビットバス13上に送出する。データ書き込みデータをフラッシュメモリデータバス12上のデータに対するチェックビットをフラッシュメモリチェックビットバス13上に送出する。

【0015】図5はフラッシュメモリへのコマンド書き込み時のECC制御回路の動作説明図である。従来の方式,本発明とも同じ構成になる。データ誤り訂正方向切り替え回路51はデータバス9上のコマンドをフラッシュメモリデータバス12上に送る。データ用フラッシュメモリ6、チェックビット用フラッシュメモリ7は8ビットデータ幅のフラッシュメモリから構成されるため、コマンドは8ビットであり、データバス9,フラッシュメモリデータバス12のビット0~7,ビット8~15,ビット16~23,ビット24~31上のデータが同じになる。書き込みデータ切り替え回路54はフラッシュメモリデータバス12のビット0~7をフラッシュメモリチェックビットバス13へ送る。

【0016】図6はフラッシュメモリへのデータ書き込 40 み時の従来のECC制御回路動作説明図である。データ 誤り訂正方向切り替え回路51はデータバス9上のコマンドをフラッシュメモリデータバス12上に送る。チェックビット生成回路52は、フラッシュメモリデータバス12上の32ビットデータに対し拡張ハミングコードをもとにチェックビットアビットを生成し、チェックビットバス53に送出する。チェックビットバス53のビットの~6へはチェックビットを、ビット7へはフラッシュメモリデータバス12のビット7のデータをそのまま送出する。データバス9上の書き込みデータがデータ50

6

用フラッシュメモリ6の消去後の初期値 "\$FFFFFFFF"と 同じ場合、チェックビットバス53のビット0~6へは "\$33"が送出されるものとする。書き込みデータ切り替 え回路54はチェックビットバス53上のチェックビッ トをフラッシュメモリチェックビットバス13へ送る。 【0017】図7は、フラッシュメモリ読み出し時のメ モリシステムの動作説明図である。CPU1によりアド レスバス8上にアクセスアドレスが送出される。ECC 制御回路5は読み出し時には、フラッシュメモリデータ バス12, フラッシュメモリチェックビットバス13を 介してデータ用フラッシュメモリ6、チェックビット用 フラッシュメモリ7から読み出したデータとチェックビ ットよりシンドロームを生成し、このシンドロームより 1ビットの誤り訂正及び2ビットの誤り検出を行う。フ ラッシュメモリデータバス12上のデータは、1ビット の誤り発生時は訂正され、それ以外の場合はそのまま、 データバス9上に送出される。ECCのエラーが発生し た場合、ECC制御回路5からECCエラー報告線14 を介してCPU1に報告が行われる。

【0018】図8は、フラッシュメモリ読み出し時の従 来のECC制御回路の動作説明図である。シンドローム 生成回路55は、フラッシュメモリデータバス12を介 してデータ用フラッシュメモリ6から読み出されたデー タに対しチェックビット生成回路52により生成された チェックビットと、フラッシュメモリチェックビットバ ス13を介して、チェックビット用フラッシュメモリ7 から読み出したチェックビットのビット毎の排他的論理 和をとりシンドロームを生成し、シンドロームバス56 に送出する。シンドロームデコーダ57はシンドローム バス56上のシンドロームをデコードし、32ビットの 訂正ピット情報を訂正ピット情報バス58へ送出する。 また、シンドロームをもとにECCエラーの有無の判定 を行い、エラー発生時は、ECCエラー報告線14によ りCPU1に報告する。データ誤り訂正方向切り替え回 路51は、ECCシンドロームデコーダ57から訂正ビ ット情報バス58を介して送られる訂正ピット情報をも とにフラッシュメモリデータバス12を介してデータ用 フラッシュメモリ6から読み出されたデータの訂正を行 いデータバス9への送出を行う。図8では、図6でデー タ用フラッシュメモリ6、チェックビット用フラッシュ メモリ7に書き込んだ消去後の初期値と同じデータであ る "\$FFFFFFF"と、そのデータに対するチェックビット "\$33"が読み出されているため、エラーは発生せず、フ ラッシュメモリデータバス12上のデータ "\$FFFFFFF" は、データバス9上に送出される。

【0019】図9はフラッシュメモリ消去後の初期化データ読み出し時の従来のECC制御回路の動作説明図である。データ用フラッシュメモリ6,チェックビット用フラッシュメモリ7から消去後の初期値データである "\$FFFFFFFF"と、"\$3F"が読み出されている。データ

"\$FFFFFFF"に対するチェックビットは "\$33"であるため、フラッシュメモリデータバス12を介してデータ用フラッシュメモリ6から読み出されたデータに対しチェックビット生成回路52により生成されたチェックビットと、フラッシュメモリチェックビットバス13を介して、チェックビット用フラッシュメモリ7から読み出したチェックビットはビット2とビット3が異なる。

【0020】シンドロームデコーダ57は2ビットエラーを検出し、ECCエラー報告線14を介してCPU1に報告を行う。従来の方式では、電源投入後などは不揮10発性メモリの消去を行った領域がどこであるか分からないため、ソフトウェアによりECCのエラー報告をマスクして不揮発性メモリにアクセスしていき、消去した領域の位置を確認した後に、ECCのエラー報告のマスクを解除する。

【0021】図10に第2のビット反転回路61の内部構造を示す。第2のビット反転回路6はデータ用フラッシュメモリ6消去後の初期値 "\$FFFFFFF"に対して生成されるチェックビットがチェックビット用フラッシュメモリ消去後の初期値と同じになるようにビット反転を行20う。 "\$FFFFFFFF"に対してチェックビット生成回路52により生成されるチェックビットは "\$33"であり、チェックビット用フラッシュメモリ7のビット6からビット0の消去後の初期値は "\$3F"であり、ビット2とビット3が異なる。そこで、第2のビット反転回路61はビット2とビット3の値を反転する。

【0022】図11に第1のビット反転回路59の内部 構造を示す。第1のビット反転回路59はデータ用フラッシュメモリ6消去後の初期値 "\$FFFFFFFF"に対して生成されるチェックビットがチェックビット用フラッシュ30メモリ消去後の初期値と同じになるようにビット反転を行う。 "\$FFFFFFFF"に対してチェックビット生成回路52により生成されるチェックビットは "\$33"であり、チェックビット用フラッシュメモリ7のビット6からビット0の消去後の初期値は "\$3F"であり、ビット2とビット3が異なる。そこで、第1のビット反転回路59はビット2とビット3の値を反転する。

【0023】図12はフラッシュメモリへのデータ書き込み時の本発明の一実施例におけるECC制御回路の動作説明図である。データバス9上の書き込みデータがデ 40ータ用フラッシュメモリ6の消去後の初期値 "\$FFFFFFFF"と同じ場合、チェックビットバス53のビット0~6へは "\$33"が送出される。第1のビット反転回路59はチェックビットがス53上のビット2とビット3のチェックビットのビット反転を行い、反転チェックビットバスのビット0~6へチェックビット用フラッシュメモリ7の消去後の初期値 "\$3F"を反転チェックビットバス60に送出する。書き込みデータ切り替え回路54は反転チェックビットバス60上のチェックビットをフラッシュメモリチェックビットバス13へ送りチェックビット50

R

用フラッシュメモリ7のビット0~6へは消去後の初期値と同じ"\$3F"、データ用フラッシュメモリ6へは消去後の初期値と同じ"\$FFFFFFF"が書き込まれる。

【0024】図13はフラッシュメモリ消去後の初期化データ読み出し時の本発明の一実施例におけるECC制御回路5の動作説明図である。データ用フラッシュメモリ6、チェックビット用フラッシュメモリ7から消去後の初期値データである"\$FFFFFFF"と、"\$3F"が読み出されている。第2のビット反転回路61はフラッシュメモリチェックビットバス13上のビット2、ビット3の反転を行い、"\$33"を反転フラッシュメモリチェックビットバス62のビット0~6に送出する。

【0025】データ "\$FFFFFFFF"に対するチェックビットは "\$33"であるため、フラッシュメモリデータバス12を介してデータ用フラッシュメモリ6から読み出されたデータに対しチェックビット生成回路52により生成されたチェックビットと、反転フラッシュメモリチェックビットバス62上の、チェックビット用フラッシュメモリ7から読み出したチェックビットは一致する。これより、フラッシュメモリ消去後の初期化データ読み出し時もシンドロームデコーダ57はエラーを検出しない。

[0026]

【発明の効果】以上説明したように、本発明により、不揮発性メモリの消去領域から読み出し時にECCのエラー報告を起こさずに、不揮発性メモリの信頼性を向上させることが可能となる。電源投入後などの不揮発性メモリの消去を行った領域がどこであるか分からない場合も、ソフトウェアによりECCのエラー報告をマスクする必要が無くなり、ECCのエラー報告マスク時に、消去領域からの読み出し以外の真のECCのエラー発生を見逃すことや、ECCエラーのマスクとその解除のためのソフトウェアのオーバヘッドがなくなる。

【図面の簡単な説明】

【図1】本発明の一実施例であるECC制御回路を用いたメモリシステムの構成図である。

【図2】従来のECC制御回路の構成図である。

【図3】本発明の一実施例であるECC制御回路の構成 図である。

【図4】フラッシュメモリへの書き込み時のメモリシステムの動作説明図である。

【図5】フラッシュメモリへのコマンド書き込み時のE CC制御回路の動作説明図である。

【図6】フラッシュメモリへのデータ書き込み時の従来のECC制御回路動作説明図である。

【図7】フラッシュメモリ読み出し時のメモリシステム の動作説明図である。

【図8】フラッシュメモリ読み出し時の従来のECC制 御回路の動作説明図である。

【図9】フラッシュメモリ消去後の初期化データ読み出し時の従来のECC制御回路の動作説明図である。

9

【図10】図3に示される第2のビット反転回路の構成 図である。

【図11】図3に示される第1のビット反転回路の構成図である。

【図12】フラッシュメモリへのデータ書き込み時の本 発明の一実施例におけるECC制御回路の動作説明図で ある。

【図13】フラッシュメモリ消去後の初期化データ読み出し時の本発明の一実施例におけるECC制御回路の動作説明図である。


【符号の説明】

1 … C P U、2 … 制御回路、3 … R O M、4 … R A M、5 … E C C 制御回路、6 … データ用フラッシュメモリ、*

10


*7…チェックビット用フラッシュメモリ、8…アドレスバス、9…データバス、10…CPU制御線、11…制御線、12…フラッシュメモリデータバス、13…フラッシュメモリチェックビットバス、14…ECCエラー報告線、51…データ関り訂正方向切り替え回路、52…チェックビット生成回路、53…チェックビットバス、54…書き込みデータ切り替え回路、55…シンドローム生成回路、57…ECCシンドロームデコーダ、58…訂正ビット情報バス、59…第1のビット反転回路、60…反転チェックビットバス、61…第2のビット反転回路、62…反転フラッシュメモリチェックビットバス。

【図1】 【図2】 図 1 図 2 フラッシュメモ テェック ***#**E テェックピット風 ROM フラッシュメモリ RAM ECC 前海回路 【図4】 フラッシュメモタ 図 4 チェックピット用 フラッシュメモリ 制料四路 CPU 【図3】 図 3 ROM RAM フラッシュメモリ 101 チェックピット用 ECC 7-9A フラッシュメモリ お自由は フラッシュメモリ ラエックピット用




_


【図9】



【図12】




【図13】



【図11】

図 11



フロントページの続き

(72)発明者 久布白 紀子

茨城県ひたちなか市大字市毛882番地 株式会社日立製作所計測器グループ内

(72) 発明者 大部 一博

茨城県ひたちなか市大字市毛1040番地 株式会社日立サイエンスシステムズ内

F ターム(参考) 5B001 AA03 AB03 AD03 5B018 GA04 HA15 NA06 PA03 QA20 5B025 AD04 AD05 AD13 AE08